Síntesi d'alt nivell de circuits asíncrons

Abstract

(Català) A mesura que augmenta el nombre de transistors integrables en un xip, problemes com el desfasament del senyal de rellotge esdevenen cada cop més crítics. Altres avantatges com un consum més baix, una velocitat mitjana de càlcul, un disseny modular o l’adaptació a les constants físiques, avalen la realització de circuits asíncrons. Però els circuits asíncrons tenen un principal inconvenient que rau en la complexitat del seu disseny. Per tal que un circuit asíncron funcioni correctament cal garantir que sigui lliure de riscos i curses, i aquesta no és una tasca fàcil de realitzar. En aquest treball es presenta una metodologia de síntesi d’alt nivell de circuits asíncrons. La síntesi d’alt nivell té com a objectiu generar descripcions estructurals d’un circuit a partir d’una descripció del seu comportament. La síntesi d’alt nivell és un tema de recerca molt actiu des de l’última dècada, però mai ha estat aplicada al disseny de circuits asíncrons. El model d’arquitectura asíncrona proposat consisteix en un sistema multiprocessador on cada processador té una doble component. D’una banda hi ha el component de càlcul format per elements del camí de dades autotemporitzats. D’altra banda hi ha el controlador local, que se sincronitza amb els elements del càlcul del processador i amb altres controladors. Així doncs, el control està totalment distribuït i la comunicació entre processadors és totalment asíncrona. El comportament dels controladors locals es descriu mitjançant grafs de transició de senyals (STG). A partir de descripcions en STG es poden obtenir circuits asíncrons lliures de de riscos amb eines de síntesi existents. Es presenta una metodologia de planificació d’operacions per a una arquitectura asíncrona, basada en llistes d’esdeveniments. Aquesta metodologia es concreta en dos algorismes: ELS i ELLAS. Ambdós algorismes tenen complexitat polinòmica. Els resultats obtinguts per aquests algorismes són millors o iguals als obtinguts pels algorismes de planificació d’operacions més reconeguts. En el treball es proposa un algorisme d’associació de recursos basat en la teoria de grafs. La contribució més important d’aquesta part del treball és la representació de tots els elements a associar en un únic graf de compatibilitat, de manera que totes les tasques d’associació es poden realitzar simultàniament. També es presenta un algorisme de planificació d’operacions i assignació de recursos. Les dues fases de la síntesi d’alt nivell es realitzen de manera simultània mitjançant un algorisme basat en la tècnica de recuit simulat. El model d’execució utilitzat permet l’encadenament d’operacions per tal de minimitzar el temps d’execució. Finalment, es presenta un exemple de disseny d’un circuit asíncron utilitzant la metodologia de disseny proposada en el treball. En ell es demostra que les tècniques proposades permeten obtenir dissenys de circuits asíncrons de manera automàtica. El disseny s’ha comparat amb una realització asíncrona del mateix circuit. El resultat d’aquesta comparació mostra que els circuits asíncrons encara no són prou ràpids, tot i que segurament en un futur pròxim ho puguin ser si s’apliquen tècniques per augmentar la velocitat dels components del camí de dades

(Español) En este trabajo se presenta una metodología de síntesis de alto nivel de circuitos asíncronos. La síntesis de alto nivel tiene como objetivo generar descripciones estructurales de un circuito a partir de una descripción de su comportamiento. La síntesis de alto nivel es un tema de investigación muy activo desde la última década, pero nunca se ha aplicado al diseño de circuitos asíncronos. Las principales contribuciones de este trabajo son: • un modelo de arquitectura asíncrona para la síntesis de alto nivel de circuitos asíncronos, • diversos algoritmos de planificación y asignación para realizar síntesis de alto nivel de circuitos asíncronos, y • un ejemplo de diseño en el que se valida la metodología propuesta. El modelo de arquitectura asíncrona propuesta consiste en un sistema multiprocesador en el que el control está totalmente distribuido. El control se describe con grafos de transiciones de señales (STG). Se presenta una metodología de planificación de operaciones para una arquitectura asíncrona basada en listas de eventos. Esta metodología se concreta en dos algoritmos: ELS i ELLAS. Ambos algoritmos tienen complejidad polinómica. También se propone un algoritmo de asociación de recursos basado en la teoría de grafos. La contribución más importante de esta parte del trabajo es la representación de todos los elementos a asociar en un único grafo de compatibilidad, de manera que todas las tareas de asociación se pueden realizar simultaneamente. También se presenta un algoritmo de planificación de operaciones y asignación de recursos. Las dos fases se realizan de manera simultánea mediante la técnica de simulated annealing.